91404/17
被制裁的美國存儲芯片廠商美光科技（Micron），早前公布了2023財年第二季報告，當季在計提超14億美元的庫存損失后，總虧損金額23.1億美元，這是美光過去二十年來最嚴重的季度虧損。無獨有偶，SK海力士2023年Q1的凈虧損約合32億美元，三星電子存儲芯片部門在2023年Q1也虧損了約30億美元，而且半導體部門一直以來都是三星電子的主要利潤來源，高峰期貢獻了公司80%的利潤，那半導體產業(yè)還能掙錢嗎？
圖1：存儲芯片價格指數三大存儲廠商2023年Q1虧損，主要原因還在于DRAM和NandFlash價格持續(xù)走低，從上圖的價格指數走勢看，存儲芯片平均價格在一年多來已經跌去了約57.8%，再疊加當前市場需求慘淡，庫存高企的短周期影響，出現嚴重虧損在意料之中，屬于特例。半導體產業(yè)到底掙不掙錢？我們統計了15家全球主要半導體設計公司在2022年的營收數據，總銷售額3,521.3億美元，平均凈利率為20.8%。8家主要晶圓代工廠，營收總額1304.6億美元，平均凈利潤率高達33.8%，這些數據都遠高于世界500強企業(yè)6.57%的平均利潤率。圖2：半導體產業(yè)鏈要素當我們認真分析一下，會發(fā)現無論是主產業(yè)鏈還是支撐產業(yè)鏈，每個流程和環(huán)節(jié)都充斥著滿滿的黑科技。以目前最新的3nm芯片生產工藝為例，3nm尺度僅相當于十幾個硅原子排列的長度，因此基于這種控制精度來批量生產芯片，是一件非常具有挑戰(zhàn)性的工作，需要用到大量的精密設備和高純度材料。國際半導體產業(yè)協會（SEMI）的統計數據顯示，2022年全球半導體材料的市場規(guī)模692億美元，其中用于晶圓制造的材料451億美元，用于封測的材料約241億美元。也就是說基于這692億美元的原材料，半導體產業(yè)創(chuàng)造出了5,735億美元的市場規(guī)模，實現了超過8倍的增值，下面我們一起來捋一捋這個重科技行業(yè)里“點石成金”的秘密。
圖3：半導體材料和半導體市場規(guī)模對比
圖4：芯片設計公司毛利率在收集了包括intel、高通、SK海力士、博通等15家主要半導體設計廠商近期發(fā)布的數據，我們預估芯片設計環(huán)節(jié)2022年度的平均毛利率在49.5%，平均凈利潤率在20.8%。
圖5：2022年晶圓制造材料的構成除了半導體材料外，晶圓制造的主要成本還來自各類昂貴生產設備的折舊。根據IC Insights統計的數據，2022年，廠商為擴充產能的資本支出額增加到1817億美元。半導體設備的折舊年限通常是5-7年，以平均值6年來計算，可以估算出2022年度設備折舊費用預計在1064億美元左右。圖6：歷年半導體資本支出狀況因此晶圓代工制造環(huán)節(jié)，是一個高技術、高投入、高能耗的“三高”產業(yè)，根據臺積電、聯電、格芯、中芯國際等主要廠商公布的2022年營收和毛利率數據看，晶圓代工環(huán)節(jié)在2022年度的平均毛利率大約在53.1%，平均凈利率達到33.8%左右，不負眾望取得了“高回報”。
圖7：晶圓代工廠毛利率數據圖8：先進封裝技術Roadmap后摩爾時代，芯片性能提升遇到瓶頸，Chiplet應運而生，它采用同構擴展提升處理單元數量，或異構集成不同功能芯片兩大方案，助力芯片算力提升，可以應對各種AI應用對大算力的需求。采用Chiplet系統級架構設計的芯片，可以讓10nm工藝的芯片達到7nm芯片的等效集成度，而且綜合的研發(fā)費用還更低，先進封裝技術是Chiplet實施的基礎和前提。據Frost & Sullivan數據預測，中國大陸先進封裝市場增長迅速，2021-2025的年復合增長率約為29.9%，預計2025年中國先進封裝市場規(guī)模為1137億元，占中國大陸整體封裝市場的比例約為32.0%。
圖9：提升良率是產業(yè)盈利的關鍵更高的良率，意味著投入相同的資源可以產出更多的合格芯片，單顆芯片的成本自然就越低。因此對于3D NAND存儲晶圓廠而言，1%的良率提升可能意味著每年增加1.1億美元的凈利潤。而對于高端邏輯晶圓廠而言，1%的良率提升意味著1.5億美元的凈利潤增長。在晶圓的制造過程中，影響良率的因素很多，主要包括技術成熟度、Wafer尺寸、Die尺寸和環(huán)境因素。新工藝剛推出時良率通常會比較低，隨著技術改良成熟度會不斷提升。對于成熟制程而言，更大的Wafer和更小的Die尺寸有助于提升晶圓的良率和利用率。另外就是制造過程中材料純度、塵埃、溫濕度、光照度等環(huán)境因素對良率會產生較大的影響，因此芯片制造和封測對環(huán)境和材料的要求很高，通常都需要在超凈的恒溫、恒濕環(huán)境里進行。
圖10：晶圓代工價格與制程的關系調研機構IBS的統計數據顯示，從成本的角度出發(fā)，晶圓廠在3nm制程的工藝研發(fā)投入需要40-50億美元，建造一座月產4萬片3納米制程的晶圓生產線，成本需要150-200億美元。如果按照5年平均分攤，制造每片3nm晶圓就需要分攤約1萬美元的成本。昂貴的不僅僅是代工費用，芯片設計公司在研發(fā)先進制程芯片的費用也同樣價格不菲。芯片的研發(fā)費用主要包括芯片設計、IP、EDA、設備等費用。Semi Engineering的統計數據顯示，28納米制程的芯片開發(fā)費用大約為5130萬美元，而最新的3nm工藝芯片，研發(fā)費用預計需要接近10億美元。
圖11：先進制程芯片研發(fā)費用因此臺積電2023年投產最新的第二代3nm制程N3E，目前也只有蘋果最新的A17和M3處理器采用，高通和MTK的最新處理器預計還將使用較為便宜的4nm工藝。
圖12：濕電子化學品質標準隨著芯片工藝制程提升，對晶圓表面污染物的控制要求也越來越高。為了提升芯片制造良率，清洗成了重要工藝環(huán)節(jié)，工序數量約占所有芯片制造工序步驟的30%以上。在60～80nm制程里有約100個清洗步驟，20nm以下制程里的清洗步驟增加到200個以上。清洗工藝用到大量的超純水，超純水需要將水中的導電介質、雜質、氣體和有機物幾乎完全去除，電阻率要大于18.2MΩ*cm，避免在清洗時損害到復雜精密的晶圓表面。據悉，生產一個2g重的芯片大概需要32公斤的水資源，臺積電3nm工廠一天的用水量高達13萬噸。
圖13：潔凈室等級的國際標準作為簡單的數據對比，我們日常生活中，質量較好的空氣中的粉塵粒子顆粒物數量一般每立方英尺有28.5萬個左右，而在普通污染程度的城市空氣中甚至多達2850萬個。
圖14：光刻機技術發(fā)展史以目前最先進的EUV光刻機為例，它是由超過10萬個精密零部件組成，設備重達180噸，根據型號不同單價在1.2-1.5億美元，價值遠超同等重量的白銀。新一代的EXE：5000光刻機，將NA孔徑從之前的0.33提升到0.55，是制造3nm以下制程的關鍵設備，這種光刻機價格約為3.2億美元。
圖15：EUV光刻機RoadmapEUV光刻機之所以如此昂貴，是因為它所使用的技術都是最先進的，而且這些技術幾乎都是逼近物理學、材料學以及精密制造的極限。包括德國的光學鏡頭、英國的真空設備、美國的EUV光源、日本的光刻膠等都全球最尖端的技術，匯聚組成了EUV光刻機的豪華版供應鏈。
圖1：存儲芯片價格指數三大存儲廠商2023年Q1虧損，主要原因還在于DRAM和NandFlash價格持續(xù)走低，從上圖的價格指數走勢看，存儲芯片平均價格在一年多來已經跌去了約57.8%，再疊加當前市場需求慘淡，庫存高企的短周期影響，出現嚴重虧損在意料之中，屬于特例。半導體產業(yè)到底掙不掙錢？我們統計了15家全球主要半導體設計公司在2022年的營收數據，總銷售額3,521.3億美元，平均凈利率為20.8%。8家主要晶圓代工廠，營收總額1304.6億美元，平均凈利潤率高達33.8%，這些數據都遠高于世界500強企業(yè)6.57%的平均利潤率。點石成金的半導體產業(yè)
半導體是一個技術密集、資本密集、人才密集型產業(yè)，經過半個多世紀的發(fā)展，它已成長為一個年銷售額超過5,735億美元的重要支柱型產業(yè)。根據半導體芯片的制造流程，我們可以將產業(yè)鏈分為主產業(yè)鏈和支撐產業(yè)鏈。主產業(yè)鏈包括芯片設計、芯片制造和封測核心流程，支撐產業(yè)鏈包括EDA、IP、材料和設備。圖2：半導體產業(yè)鏈要素當我們認真分析一下，會發(fā)現無論是主產業(yè)鏈還是支撐產業(yè)鏈，每個流程和環(huán)節(jié)都充斥著滿滿的黑科技。以目前最新的3nm芯片生產工藝為例，3nm尺度僅相當于十幾個硅原子排列的長度，因此基于這種控制精度來批量生產芯片，是一件非常具有挑戰(zhàn)性的工作，需要用到大量的精密設備和高純度材料。國際半導體產業(yè)協會（SEMI）的統計數據顯示，2022年全球半導體材料的市場規(guī)模692億美元，其中用于晶圓制造的材料451億美元，用于封測的材料約241億美元。也就是說基于這692億美元的原材料，半導體產業(yè)創(chuàng)造出了5,735億美元的市場規(guī)模，實現了超過8倍的增值，下面我們一起來捋一捋這個重科技行業(yè)里“點石成金”的秘密。圖3：半導體材料和半導體市場規(guī)模對比芯片設計價值鏈
任何芯片在生產前都需要經過設計環(huán)節(jié)，是設計賦予了芯片的應用價值，因此它在產業(yè)鏈中的價值輸出占比最高。芯片設計是一項龐大而復雜的工作，包括數字電路、模擬電路、物理后端、封裝、測試等方面的設計等，它高度依賴于EDA（電子自動化設計）軟件和IP（驗證可重復使用的功能組塊）來完成。IC Insights統計的數據顯示，2022年全球半導體企業(yè)的研發(fā)支出增至805億美元。ESD Alliance和Ipnest的統計數據顯示，2022年全球EDA軟件市場規(guī)模將達到133.83億美元，半導體IP市場規(guī)模將達到60億美元。目前，美國企業(yè)在芯片設計環(huán)節(jié)仍占據主導地位，歐美芯片公司毛利率通常在50%~80%，國內的芯片公司也可做到35%~60%。圖4：芯片設計公司毛利率在收集了包括intel、高通、SK海力士、博通等15家主要半導體設計廠商近期發(fā)布的數據，我們預估芯片設計環(huán)節(jié)2022年度的平均毛利率在49.5%，平均凈利潤率在20.8%。晶圓制造價值鏈
根據SEMI統計的數據，用于晶圓制造的材料主要包括硅片、光刻膠及配套試劑、光掩膜、電子特氣、濕電子化學品、濺射靶材、CMP研磨墊及研磨液等。其中，硅片的占比最大，份額約為35%，電子特氣、光掩膜、光刻膠試劑、及濕電子化學品的份額占比分別為13%、12%、8%和7%。圖5：2022年晶圓制造材料的構成除了半導體材料外，晶圓制造的主要成本還來自各類昂貴生產設備的折舊。根據IC Insights統計的數據，2022年，廠商為擴充產能的資本支出額增加到1817億美元。半導體設備的折舊年限通常是5-7年，以平均值6年來計算，可以估算出2022年度設備折舊費用預計在1064億美元左右。圖6：歷年半導體資本支出狀況因此晶圓代工制造環(huán)節(jié)，是一個高技術、高投入、高能耗的“三高”產業(yè)，根據臺積電、聯電、格芯、中芯國際等主要廠商公布的2022年營收和毛利率數據看，晶圓代工環(huán)節(jié)在2022年度的平均毛利率大約在53.1%，平均凈利率達到33.8%左右，不負眾望取得了“高回報”。圖7：晶圓代工廠毛利率數據未來之星-先進封裝
封測是集成電路制造的最后一道工序，通常分為封裝與測試兩個環(huán)節(jié)，傳統的封測行業(yè)屬于資本密集和勞動密集型產業(yè)，技術含量并不太大。根據日月光、安靠、長電等廠商公布的2022年營收和毛利率數據看，封測環(huán)節(jié)的平均毛利率大約在17.6%，平均凈利率約為9.3%左右。隨著3D、SiP、MEMS、FC、TSV、Bumping、Fan-Out、WLP等先進封裝技術的出現，封測環(huán)節(jié)的技術附加值越來越高，先進封裝的均價通常是傳統封裝均價10倍以上，而且占比正在不斷提升。圖8：先進封裝技術Roadmap后摩爾時代，芯片性能提升遇到瓶頸，Chiplet應運而生，它采用同構擴展提升處理單元數量，或異構集成不同功能芯片兩大方案，助力芯片算力提升，可以應對各種AI應用對大算力的需求。采用Chiplet系統級架構設計的芯片，可以讓10nm工藝的芯片達到7nm芯片的等效集成度，而且綜合的研發(fā)費用還更低，先進封裝技術是Chiplet實施的基礎和前提。據Frost & Sullivan數據預測，中國大陸先進封裝市場增長迅速，2021-2025的年復合增長率約為29.9%，預計2025年中國先進封裝市場規(guī)模為1137億元，占中國大陸整體封裝市場的比例約為32.0%。制造良率決定盈利水平
半導體制造企業(yè)能否賺錢，有一個很重要的因素就是“良率”指標，半導體芯片生產的良率細分為Wafer良率、Die良率和封測良率，總良率就是這三種良率的乘積。一般情況下要求總良率在85%以上才具備量產條件，行業(yè)普遍的要求都在90%以上。圖9：提升良率是產業(yè)盈利的關鍵更高的良率，意味著投入相同的資源可以產出更多的合格芯片，單顆芯片的成本自然就越低。因此對于3D NAND存儲晶圓廠而言，1%的良率提升可能意味著每年增加1.1億美元的凈利潤。而對于高端邏輯晶圓廠而言，1%的良率提升意味著1.5億美元的凈利潤增長。在晶圓的制造過程中，影響良率的因素很多，主要包括技術成熟度、Wafer尺寸、Die尺寸和環(huán)境因素。新工藝剛推出時良率通常會比較低，隨著技術改良成熟度會不斷提升。對于成熟制程而言，更大的Wafer和更小的Die尺寸有助于提升晶圓的良率和利用率。另外就是制造過程中材料純度、塵埃、溫濕度、光照度等環(huán)境因素對良率會產生較大的影響，因此芯片制造和封測對環(huán)境和材料的要求很高，通常都需要在超凈的恒溫、恒濕環(huán)境里進行。成本驚人的先進制程
臺灣電子時報統計的數據顯示，2004年臺積電發(fā)布90nm工藝時，晶圓代工的報價還不到2000美元。隨著制程不斷進步，2022年最新推出的3nm制程晶圓代工價格將超過2萬美元，有機構認為會超過3萬美元?？紤]到12吋硅片的材料成本約110美元，3nm晶圓制造過程中的價值增長超過180倍，臺積電的毛利率約為60%，因此“科技與狠活”帶來的成本上漲驚人。圖10：晶圓代工價格與制程的關系調研機構IBS的統計數據顯示，從成本的角度出發(fā)，晶圓廠在3nm制程的工藝研發(fā)投入需要40-50億美元，建造一座月產4萬片3納米制程的晶圓生產線，成本需要150-200億美元。如果按照5年平均分攤，制造每片3nm晶圓就需要分攤約1萬美元的成本。昂貴的不僅僅是代工費用，芯片設計公司在研發(fā)先進制程芯片的費用也同樣價格不菲。芯片的研發(fā)費用主要包括芯片設計、IP、EDA、設備等費用。Semi Engineering的統計數據顯示，28納米制程的芯片開發(fā)費用大約為5130萬美元，而最新的3nm工藝芯片，研發(fā)費用預計需要接近10億美元。圖11：先進制程芯片研發(fā)費用因此臺積電2023年投產最新的第二代3nm制程N3E，目前也只有蘋果最新的A17和M3處理器采用，高通和MTK的最新處理器預計還將使用較為便宜的4nm工藝。高純度材料=高附加值
在晶圓制造環(huán)節(jié)需要用到大量的高純度材料，例如用于芯片生產的超高純度硅片，純度要求達到99.999999999%以上，業(yè)內稱之為11個9，工藝制程等級越高對硅片的要求就越高。同樣，用于芯片制造過程中清洗和蝕刻的UP-SSS級（G5級）氫氟酸，其對金屬雜質要求為≤0.01ppb（ppb，十億分之一，比ppm提升了一千倍），這些高純度材料都具備制備難度大且價格昂貴的特點。圖12：濕電子化學品質標準隨著芯片工藝制程提升，對晶圓表面污染物的控制要求也越來越高。為了提升芯片制造良率，清洗成了重要工藝環(huán)節(jié)，工序數量約占所有芯片制造工序步驟的30%以上。在60～80nm制程里有約100個清洗步驟，20nm以下制程里的清洗步驟增加到200個以上。清洗工藝用到大量的超純水，超純水需要將水中的導電介質、雜質、氣體和有機物幾乎完全去除，電阻率要大于18.2MΩ*cm，避免在清洗時損害到復雜精密的晶圓表面。據悉，生產一個2g重的芯片大概需要32公斤的水資源，臺積電3nm工廠一天的用水量高達13萬噸。一塵不染的環(huán)境要求
環(huán)境因素對晶圓良率、Die良率和封測良率都會產生影響，因此它的重要性不言而喻。大家常見的用于半導體生產的“黃光”車間，空氣凈化通常要求達到百級（等同于ISO Class 5），也就是每立方英尺的空間中，≥0.5μm之灰塵粒子不能超過100顆（3,520顆/立方米）。而在半導體生產的關鍵局部區(qū)域，需要達到ISO Class 2級和ISO Class1級水準。圖13：潔凈室等級的國際標準作為簡單的數據對比，我們日常生活中，質量較好的空氣中的粉塵粒子顆粒物數量一般每立方英尺有28.5萬個左右，而在普通污染程度的城市空氣中甚至多達2850萬個。科技之光-光刻機
光刻機被譽為是半導體工業(yè)皇冠上的明珠，是半導體芯片生產的核心設備。自20世紀50年代以來，光刻技術經歷了g-Line（波長436nm）、i-Line（波長365nm）、KrF（波長248nm）、ArFi（波長193nm，采用浸沒式工藝等效134nm）和EUV（波長13.5nm）五個發(fā)展階段。圖14：光刻機技術發(fā)展史以目前最先進的EUV光刻機為例，它是由超過10萬個精密零部件組成，設備重達180噸，根據型號不同單價在1.2-1.5億美元，價值遠超同等重量的白銀。新一代的EXE：5000光刻機，將NA孔徑從之前的0.33提升到0.55，是制造3nm以下制程的關鍵設備，這種光刻機價格約為3.2億美元。圖15：EUV光刻機RoadmapEUV光刻機之所以如此昂貴，是因為它所使用的技術都是最先進的，而且這些技術幾乎都是逼近物理學、材料學以及精密制造的極限。包括德國的光學鏡頭、英國的真空設備、美國的EUV光源、日本的光刻膠等都全球最尖端的技術，匯聚組成了EUV光刻機的豪華版供應鏈。
